# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## (54) HIGH VOLTAGE INSULATED GATE TYPE FIELD-EFFECT TRANSISTOR

(11) 60-64471 (A)

(43) 13.4.1985 (19) JP

(21) Appl. No. 58-172555


(22) 19.9.1983

(71) NIPPON DENKI K.K. (72) MIKIKO SAITOU

(51) Int. Cl<sup>4</sup>. H01L29/78//H01L29/36,H01L29/52

PURPOSE: To prevent the permanent breakdown generating on the titled transistor by a method wherein the region, to be turned to the source region 13 opposing to the corner part of a drain region 12, is converted to an earth lead-out region 22, thereby enabling to stop the injection of electrons to a substrate from the above-mentioned part.

CONSTITUTION: A high voltage insulated gate type FET is constituted in such a manner that the plane shape wherein the region to be turned to a source region 13 opposing to the corner part of a drain region 12 will be included is an earth lead-out region 22, and that the high withstand voltage drain region opposing to the corner part of the drain region 12 will be pushed out in the direction of the end part on the source region side of an offset gate region 14. As a result, the injection of carrier from the source region opposing to the corner part of the drain region is completely stopped, the source substrate junction is brought in the state where it is hardly forward-biased, and the current concentration in the high voltage drain region is relieved.



## ⑩ 日本国特許庁(JP)

① 特許出順公開

## 母 公 開 特 許 公 報 (A) 昭60-64471

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和60年(1985)4月13日

H 01 L 29/78 // H 01 L 29/36 29/52 8422-5F

審査請求 未請求 発明の数 2 (全6頁)

**公発明の名称** 高電圧絶線ゲート型電界効果トランジスタ

②特 顧昭58-172555

**❷出 願 昭58(1983)9月19日** 

**7**9 発 明 者 *齋 藤* 美 紀 子

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顧 人 日本電気株式会社 東京都港区芝5丁目33番1号

10代理人 弁理士内原 晋

明 維 書

1. 発明の名称

高電圧絶縁ゲート型電界効果トランジスタ

## 2. 特許請求の範囲

となるべき 領域が前配アース引出し領域に包含 された形状の平面形状を有することを特徴とす る高電圧組織ゲート型電界効果トランジスタ。

(2) 一導電型の半導体基板の一主面に設けられた 逆導電型のソース領域及びドレイン領域と数ド レイン領域化装して設けられた逆帯電型のオフ セットグート領域と、飲オフセットゲート領域。 と前配ソース領域間化形成されるチャネル領域 と、前配ソース領域の底面に接して設けられた 高不純物農反の一導型の埋込みアース領域と、 放揮込みアース領域と前配ソース領域と前配半 導体蓄板の一主面に接して散けられた高不純物 漫度の一導電型のアース引出し領域と、鉄アー ス引出し領域と前記ソース領域とを電気的に接 経するソース電狂とを備える高電圧船級ゲート 型電界効果トランジスタ化かいて、前記オフセ ットグート領域の一部分と創紀ドレイン領域に 接して低不純物機関の滋導電型の高耐圧化ドレ イン領域を設け、かつ、前配ドレイン領域のコ ーナ部分に対向する前配ソース領域となるべき 領域が前記アース引出し領域に包含され、前記 ドレイン領域のコーナ部分に対向する前記高耐 圧化ドレイン領域が前記オフセットケート領域 のソース領域側の強部の方へ押し出された形状 の平面形状を有するととを特徴とする高電圧絶 級ゲート型電界効果トランジスタ。

### 3. 発明の詳細な説明

本発明はドレイン耐圧の高い高電圧絶縁ダート 型電界効果トランジスタに関する。

一般に、絶縁ゲート製電界効果トランジスタ( 以下、MOSトランジスタで代表して説明する。) は多数キャリア素子なので高速動作が可能、熱暴 走がない、などの優れた特徴を持っており、高速 パワー素子として期待できる。

しかし、通常のMOSトランジスタのドレイン 財圧は高々数10Vしかなく、パワー案子として 使うためには、ドレイン耐圧を向上させる必要が あり、とのために種々の構造が提案されている。 中でもオフセットゲート形のMOSトランジスタ は、低電圧動作の論理回路と同一チップに集積化 するのが容易なので、集積回路用の高耐圧素子と しても有望である。

第1図に従来のオフセットグート形MOS トランジスタの断面図を示す。

同図において、1は低不純物濃度(例えば 6 × 1 0 14 / cd)のP形シリコンよりなる半導体基板、2 は高濃度N型領域からなるドレイン領域、3 は高濃度N型領域よりなるソース領域、4 は N型の低不純物濃度のオフセットゲート領域、5 はチャネル領域、6 は低抵抗の多結最シリコンよりなるゲート電極、7 はアルミニウムよりなるドレイン電極、同じく8 はソース電極、9 はゲートシリコン酸化膜、1 0 はフィールドシリコン酸化膜である-

第1回のMOSトランジスタにおいて、ドレインをコレクタ、基板をペース、ソースをエミッタとする寄生パイポーラトランジスタが存在し、との寄生パイポーラトランジスタがターンオンする とにより負性抵抗や水久破線を超としたりする

#### 欠点があった。

寄生パイポーラトランジスタのターンオンを防止する方法として、エミッタ接合(ソースー基板 間接合)が順パイプスされないように、ソース直下に基板と同じ導電型の高機圧層を散け、これをソースと等電位にする方法が特額昭和 5 8 -130143 により提案されている。とのような原理に基づいた高電圧MOS トランジスタの構造を第2図に示す。

との高値圧MOSトランジスタは、同図に示す よりに、ソース領域13の直下に高機度P型領域 よりなる組込みアース領域21と、この担込みア ース領域21,ソース領域13及び半導体基板11 の装面に接する高級度P型領域よりなるアース引 出し領域22を設け、更にアース引出し領域22 とソース領域13とを電気的に接続してソース領 低18としたものである。なか11はP型シリコ ンよりなる半導体基板、12はドレイン領域、13 はソース領域、14はオフセットゲート領域、15 はティネル領域、16はゲート電極、17はドレ イン電極、19はゲートシリコン酸化族、20は フィールドシリコン酸化族である。

との構造の高電圧MOSトランジスタは、ドレインの平面形状を例えば、半径100 mm以上の円形状にすれば、使用動作範囲内で実用上問題となる負性抵抗や永久破壊は全く起こらない。

一方、パワー案子として応用していくには、ドレイン電流を大きくする必要がありこのためゲート幅は大きく散計される。ゲート幅を大きくする構造として第3図のように平面形状を徹形構造にすることが知られている。同図にかいて、31はドレイン領域、32はオフセットゲート領域、33はテャネル領域、34はソース領域、35はアース引出し領域である。このような構造にするとチャネル幅は、大きく設計できる。

第3図の備形構造のMOS トランジスタの機の 歯部分のドレイン領域のコーナ部分の形状は、矩形、多角形あるいは円形が用いられる。そして、 矩形や多角形の形状が用いられた場合は、角の部分で強い電界集中が起きたり、円形状の場合でも ドレイン領域のコーナ部分曲率半径Rが小さくなるとドレイン領域のコーナ部分での電界集中が強くなる。この電界集中は第2図の高電圧MOSトランジスタの負性抵抗や被譲に対する強さを行る。第4回にドレイン領域を実験的に対し、とこでのIPL は、外の地を例を示す。ただし、とこでのIPL は、特レイン電流ードレイン電圧特性において、負性を対し、あるいは水久破譲を起とす電流値である。とりに曲率半径が小さくなると負性抵抗。永久破譲を起としやすくなる。

第5回は高電圧MOSトランジスタのもり一つの問題であるドレイン耐圧を高めた従来の高電圧MOSトランジスタの一例を示す断面図である。このMOSトランジスタの特徴は、第1図のだまとのMONOSトランジスタに対して、同図に示すよりにオフセットゲート領域4の一部分とドレイン領域2に接してドレイン領域2よりは低不純物といる高耐圧化ドレイン領域23を設けたことにある。この高耐圧化ドレイン領域

ース領域の底面に接して設けられた高不純物表度 の一導型の塩込みアース領域と、該埋込みアース 領域と前記ソース領域と前記半導体基板の一主面 に接して設けられた高不純物液度の一導電型のア ース引出し領域と、該アース引出し領域と前記をである。 ・のでは気的に接続するソース電板とを電気のに接続するソース電板とを電気のに接続するソース電板とを得 たる高電圧絶縁ゲート型電界効果トランジスタに かいて、前記ドレイン領域のコーナ部分に対向す る前記ソース領域となるべき領域を前記アース引 出し領域に包含された形状の平面形状を有すると とから構成される。

本第2の発明の高電圧MOS トランジスタ社、 一導電型の半導体基板の一主面に設けられた逆導 電型のソース領域及びドレイン領域と、該ドレイ ン領域に接して設けられた逆導電型のオフセット ゲート領域と、該オフセットゲート領域と前記ツ ース領域間に形成されるティネル領域と、前記ツ ース領域の底面に接して設けられた高不純物機関 の一導型の埋込みアース領域と、該埋込みアース 領域と前記ソース領域と前記半導体基板の一主面 23はドレイン領域表面における電流集中による なだれ降伏を防止してドレイン耐圧の向上を図る ためのものであるが、電流集中が散しいドレイン 領域のコーナ部分においては、その効果はなか十 分でないとも見られる。

以上、説明したとおり、従来の高電EMO8 トランジスタには、なか、ドレイン領域のコーナ部分に起因して、負性抵抗現象の発生とそれに伴り水久破壊、ドレイン耐圧の低下等がもたらざれるという欠点がある。

本発明の目的は、上配の欠点を除去することにより、負性抵抗や水久破散を起さない、かつゲート耐圧の高い高電圧絶縁ゲート電影効果トランジスタを提供することにある。

本第1の発明の高電圧 MOS トランジスタは、 一球電型の半導体基板の一主面に設けられた逆導 電型のソース領域及びドレイン領域と、該ドレイ ン領域に接して設けられた逆導電型のオフセット ゲート領域と、該オフセットゲート領域と前記ソ ース領域間に形成されるチャネル領域と、前記ソ

に接して設けられた高不純物養医の一導電型のアース引出し領域と、該アース引出し領域と前記ソース領域とを電気的に接続するソース電極とを保える高電圧絶象ゲート型電界効果トランジスタに が記れて、前記オフセットが一条では、前記はアートが大力のでは、からでは、がので面形状を有するととから構成される。

以下、本発明の実施例について図面を参照して 説明する。

第6図は本第1の発明の第1の実施例の要部を 示す半導体基板表面における平面図である。

本実施例の高電圧MOS トランジスタは、第2 図に示した高電圧MOS トランジスタ、すをわち、 P- 型のシリコンからまる半導体基板 1 1 の一主

面上に設けられたN<sup>+</sup>型のソース領域13及びド レイン領域12と、このドレイン領域12に接し て設けられたNT型のオフセットゲート領域14 と、とのオプセットゲート領域14とソース領域 13間に形成されるチャネル領域15と、ソース 領域13の底面に接して設けられたP+型の埋込. みアース領域21と、との程込みアース領域21 とソース領域13と半導体基板11の一主面に接 して設けられたP+型のアース引出し領域22と、 とのアース引出し倒壊22とソース領域13とを 電気的に接続するソース電振18とを備える高電 EMOS トランジスタにおいて、第6図に示すよ りに、ドレイン領域12のコーナ部分に対向する ソース領域13となるべき同倒でぁで示す部分に 当る12個所の領域をアース引出し領域22に包 含された形状の平面形状を有するととから構成さ れる。なか、同塾で14はオフセットゲート領域、 15はナャネル領域である。

本実施例は、第6図に示されているように電界 が集中して負性抵抗が起きやすいまで示したドレ イン領域 12 の12 個所のコーナ部分に対向する ソース領域 13 となるべき領域をアース引出し領域 22 に替えることにより、この部分から基板へ の電子の主入がなくなり負性抵抗は発生せず、従って永久破壊は起きないことになる。

文、この a 部分がアース引出し領域2 2 に包含されたことにより、これと接したソース - 基板接合は、順パイアスされにくくなるので、アース引出し領域及び埋込みアース領域からなるアース領域が6の動作領域の負性抵抗防止,耐破壊性向上にも効果がある。

第7回及び第8回はそれぞれ本第1の発明の第 2及び第3の実施例の要部を示す半導体基板製面 にかける平面図である。

第7図の本第2の実施例は、ドレイン領域12′のコーナ部分が円形状の場合に本第1の発明を適用したもので、ドレイン領域12′のコーナ部分に対向するソース領域13′となるべき同図の1′で示す部分の領域がアース引出し領域22′に包含されている。なか14′はオフェットゲート領

娘、15′ はチャネル領域である。

第8図の本第3の実施例は、ドレイン領域12″のコーナ部分が多角形状の場合に、本第1の発明を適用したもので、ドレイン領域12″のコーナ 棚分に対向するソース領域13″となるべき同図2″で示す4個所の部分の領域を、アース引出し領域22″に包含されている。なか14″はオフセットゲート領域、15″はチャネル領域である。

本第2及び第3の実施例は上記の説明から明らかなように、その基本的構成は第1の実施例と同じであり、それと同様の効果が得られることはも ち論である。

第9図は本第2の発明の一実施例の半導体基板 表面における平面図、第10回はそのAA/断面図である。

本実施例は上記の第1の発明の第2の実施例の 高電圧MOS トランジスタに、更にオフセットゲート領域44の一部分とドレイン領域42に接し て、ドレイン耐圧を高めるためのN 型の高耐圧 化ドレイン領域53を設け、そのドレイン領域42 のコーナ部分に対向する領域がオフセットゲート 領域 4 4 のソース領域 4 3 例の超部の方へ埋し出 された形状(第 9 図中の b で示す部分)としたこ とから構成される。なか、4 1 は P 型 シリコンか らなる半導体基板、4 5 はティネル領域、4 6 は ゲート電極、4 7 はドレイン電極、4 8 はソース 電板、4 9 はゲートシリコン酸化膜、5 0 はフィ ールドシリコン酸化膜、5 1 は埋込み丁ース領域 である。そして 2 世 はドレイン領域 4 2 のコーナ 部分に対向して本来ソース領域 4 3 となるべき領 域でアース引出し領域 5 2 に包含された部分を指 ナ

本実施例によると、高耐圧化ドレイン領域 5 3 が電流集中の液しいドレイン領域 4 2 のコーナ部 分化かいて広げられているために、電流集中が緩和されドレイン耐圧が向上し、負性抵抗を引起す 破壊電流(I<sub>3 L</sub>)も大きくなる。

なか、上記の説明はロチャネル型MOS トラン ジスタについて行ったけれども、ロチャネル型 MOS トランジスタについても同様である。 以上詳細に観明した通り、本発明の高電圧絶談が一ト型電界効果トランジスタは、ドレイン領域のコーナ部分に対向するソース領域とた形状の回影状、更にはドレイン領域のコーナ部分に対応があるというので、ドレイン領域のアナルのので、ドレイン領域のアナルがあると、アンリーの観点があると、アンスースを合うでは、東バインののでは、東バインののでは、東バインののでは、東バインののでは、東バインののでは、東バインのでは、アンのでは、アンルンのでは、アンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンルンのでは、アンスをは、アンスをは、アンスを表別のでは、アンスを表別のでは、アンスを表別のでは、アンスを表別のでは、アンスを表別で

#### 4. 図面の簡単な説明

第1図は従来の絶象ゲート型電界効果トランジスタの一例を示す断面図、第2図は従来の高電圧 絶縁ゲート型電界効果トランジスタの一例を示す 断面図、第3図は第2図のトランジスタの半導体

極、18……ソース電極、19……ゲートシリコ ン敢化膜、20……フィールドシリコン酸化膜、 21……アース挺込み領域、22……アース引出 し領域、23……ドレイン領域、31……ドレイ ン領域、32……オフセットゲート領域、33… …チャネル領域、34……ソース領域、35…… アース引出し領域、41……半導体基板、42… ·・・ドレイン領域、43 ·・・・・ソース領域、44 ·・・・・ オフセットゲート領域、45……チャネル領域。 46……ゲート電極、47……ドレイン電板、48 ……ソース電極、49……ゲートシリコン酸化脈、 5.0……フィールドシリコン酸化膜。 5.1……ア ース埋込み領域、52……アース引出し領域、53 ……高耐圧化ドレイン領域。a, a′, a″, a″ …… ドレイン領域のコーナ部分に対向するソース 領域となるべき領域、 b ……高耐圧化ドレイン領 域の押し出した領域。


代理人 弁理士 内 原



基板表面にかける平面形状の一例を示す平面図、 第4回は第2回のトランジスタのドレイン領域の コーナ部分の曲率半径と破壊電機の関係を示す特 性図、第5回は従来の高電圧・砂線ゲート製電界効 果トランジスタの他の例を示す断面図、第6図 第7回,第8回はそれぞれ本第1の発明の第1, 第2,第3の実施例の要部を示す半導体基板表面 にかける平面図、第9回は本第2の発明の一実施 例の要部を示す半導体基板表面にかける平面図、 第19回はその人A/断面図である。

1……半導体基板、2……ドレイン領域、3…
…ソース領域、4……オフセットゲート領域、5
……チャネル領域、6……ゲート電後、7……ドレイン電框、8……ソース電板、9……ゲートシリコン酸化膜、10……フィールトンリコン酸化膜、11……半導体基板、12,121,121
……ドレイン領域、13,131,131,131
一ス領域、14,141,144
が一ト領域、15,151,151
では、16……ゲート電極、17……ドレイン貿域、16……ゲート電極、17……ドレイン貿域、17……ドレイン貿

## 特問昭 60- 64471 (8)



## (1) 日本国特許庁 (JP)

①特許出願公開

## ⑩公開特許公報(A)

昭57—10975

60Int. Cl.3 H 01 L 29/78 29/06 識別記号

庁内整理番号 6603-5F 7514-5F

昭和57年(1982)1月20日 63公開

発明の数 審査請求 未請求

(全 3 頁)

50高耐圧MOSトランジスタ

创特

昭55—86877

22出

昭55(1980)6月25日 願

@発 明 者 田中忠彦

群馬県邑楽郡大泉町大字坂田18 0番地東京三洋電機株式会社内

@発明者 野崎勉 群馬県邑楽郡大泉町大字坂田18 0番地東京三洋電機株式会社内

願 人 三洋電機株式会社

守口市京阪本通2丁目18番地

厢 人 東京三洋電機株式会社

群馬県邑楽郡大泉町大字坂田18

0番地

四代 理 人 弁理士 佐野静夫

高樹丘MOSトランジスタ 1. 発明の名称

### 2. 特許額状の範囲

第1導電測半導体基体上に互いに離れて機 形に形成された第2導電型のソース、ドレイン領 城と、ほドレイン保域側に形成された男2導電型 の低不能物濃度領域と、酸低不能物濃度領域と卵 記ソース領域との間に形成されたチャンネル領域 とを備え、朋配機形のドレイン領域の先端部と領 記チャンネル領域までの低不純物遺民領域の距離 を他の個分より長く形成したことを特徴とする高 樹注MOSトランジスタ。

### 3、 発明の詳細な説明

本発明はドレイン劇任の高いMUSトランジス **〆の根当に関する。** 

一般にMUSトランジスタはスイッチングスピ ードがパイポータトタンジスタ化比べて非常化學 く、入力特性が正の保数を持っている為主に高月 # 学子及びパワー用業子として用いられる。

適常の M O S トランジスタの斷面構造を弗1因

化示す。第1図に於いて、(1)はP型シリコン基板、 (2)(3)はそれぞれN+導電型を有するソース、ドレ イン領域、(4)はゲート酸化膜、(5)(6)(7)はそれぞれ ソース電極、ドレイン電板、ゲート電極を示す。 また第1図中に示された破骸はドレイン電圧を印 加した場合の等電位線である。ドレイン耐圧はド レイン領域(8)と基板(1)との接合耐圧で削限される が、実際には等電位額から明らかな様に、ゲート 電循切とドレイン領域(3)との重なりに依って生じ るドレイン領域(3)装面近傍の電流祭中に依って決 定され、ゲート酸化膜(4)が1000A程度の場合 にはドレイン耐圧は50V程度にしかならない。

第2図はドレイン耐圧を向上させたM O S トラ ンジスタの断面構造であり、(B)はP型シリコン基 板、(9)QOはそれぞれ N + 導電型のソース、ドレイ ン領域、RD 03 03 はそれぞれソース電振、ドレイン 電衝、ゲート電値であり、ドレイン領域OOからチ + ンネル領域Q4方向にN 型の低不純物濃度領域 四が設けられている。との低不純物波圧領域四を 形成するととに依り、等電位線は破験で示される

如くチャンネル領域の方向に延在され、ドレイン 領域の表面近待の電流集中が防止されドレイン耐 住は300√から400√程度まで向上する。と の低不能物濃度領域のは一般にドリフトチャンネ ルと呼ばれている。

に依ってP型不能物が注入され所定のチャンネル 決定となる様制御され、チャンネル長は3メ、福 は120mとなっている。

またドレイン領域のとチャンネル領域のとの距離、即ち低不純物漫度領域間の長さまは6 D A 程度に形成されるが、ドレイン領域のの先継部からチャンネル領域のまでの低不純物濃度領域側の長さば他の部分の長さより長く形成している。即ちょくがとすることに依って先端部からチャンネル領域のに延びる電気刀線が長くなり、この部分での電界が弱まり、電流集中が防止できる。

ドレイン領域級の突出した先端部からは矢印で示される和く電気力級が放射状化延びるので、先端 部に電流が集中し、いかに低不純物濃度領域側が 形成されていてもドレイン側圧を向上することが 出来なかった。

本発明は上述した点に最みて為されたものであり、従来の欠点を除去した機形構造のMOSトサンジズタを提供するものである。以下図面を参照して本発明を詳述する。


上述の如く本発明に依ればドレイン領域の先端 部とチャンネル領域までの低不純物濃度領域の投 さを他の配分より長く形成することに依り、電流 集中が防止されドレイン耐圧を大幅に向上させる ことができるものである。

## 4. 図面の簡単な説明


第1図は従来例を示す一部断面図、第2図は従来例の改良された一部断面図、第3図は従来のM OSトランジスタの表面図、第4図は本発明の突 施例を示す表面図、第5図はドレイン射化 VD3.8 と低不能物濃度領域の長さ g との関係を示すグラ・フである。

四……P型シリコン基板、四……ソース假域、四……ドレイン領域、四……低不純物漫度領域、四……低不純物漫度領域、四……


出版人 三洋電機株式会社 外1名 代理人 弁理士佐 野 静 夫 第1図




第2図




第3図



第4図



第5図



①特許出願公開

## @公開特許公報(A) 平3-211771

®Int.Cl.

識別記号

庁内整理番号

@公開 平成3年(1991)9月17日

H 01 L 29/784

8422-5F H 01 L 29/78

301 J

審査請求 未請求 請求項の数 11 (全16頁)

の発明の名称 導電変調型MOSFET

②特 顧 平2-5640

@出 願 平2(1990)1月12日

@発明者 渡邊 君則 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合研究所内

**@発 明 者 山 口 好 広 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合** 

研究所内

@発明 者中 川 明夫 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合

研究所内

⑪出 願 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

砚代 理 人 弁理士 鈴江 武彦 外3名

・明 和 春

1、発明の名称

海電麦灣型MOSFET

- 2. 特許請求の範囲
- (1) 表面部に第1専น型の高低抗層を有する半 導体ウェハと、

前記高低抗層にストライプ状パターンをもって 形成された第2導電型ペース脳と、

前記高抵抗層に、前記第2等電型ペース層を所 定距離をおいて取り囲むように形成された第1等 電型ペース層と、

前記第1等電型ベース層の周辺部から前記高抵抗隘上にまたがるチャネル領域上にゲート絶経膜を介して形成された、リング状パターンを持つゲート電極と、

前記第1導電型ペース層に前記ゲート電極に自己整合されて形成された第2導電型ソース層と、

前記第2専電型ベース暦にストライプ状パターンをもって形成され、その長手方向エッジの前記 第2専電型ソース層に対向する距離がこれと直交 する方向の辺の前記第2導電型ソース層に対向する距離より大きく設定された第1導電型ドレイン 層と、

前記ソース層と前記第1導電型ペース層に同時にコンタクトして配設されたソース電極と、

前記ドレイン層にコンタクトして配設されたド レイン電極と、

を有することを特徴とする導電変調型 MOSFET。 (2) 表面部に第1専電型の高抵抗量を有する半 連体ウェハと、

前記高抵抗器に所定パターンをもって形成された第2進策型ペース階と、

前記高抵抗層に、前記第2導電型ベース層を所定距離をおいて取り囲むように形成された第1導電型ベース層と、

前記第2導電型ベース層内に形成された第1導電型ドレイン暦と、

前記第1線電型ベース層内に、前記第2等電型ベース層を挟むように分割されて形成された第2 導電型ソース層と、 前記第1専電型ベース圏の周辺部から前記高抵抗場上にまたがるチャネル領域上にゲート絶縁膜を介してリング状パターンをもって形成された、前記第2専電型ソース層のない領域上を通る引出し電極部を有するゲート電極と、

前記ソース版と前記第1導電型ペース層に同時 にコンタクトして配数されたソース電極と、

前記ドレイン層にコンタクトして配設された、 前記第2専電型ソース層のない領域上を過る引出 し電極部を有するドレイン電腦と、

を有することを特徴とする構形変調型MOSFET。

(3) 麦面部に第1月代型の高抵抗脳を育する非 球体ウェハと、

前記高抵抗層にストライブ状パターンをもって 形成された第2専出型ベース版と、

前記海抵抗層に、前記第2線代型ベース層を所定距離をおいて取り囲むように形成された第1導
磁型ベース層と、

前記第2専電型ベース層内にストライブ状パク ーンをもって形成された第1専電型ドレイン層と、

(5) 前記第2 導電型ペース勝およびその外側の 高抵抗艦上に絶疑機を介して形成された、一端 が前記ドレイン電極に接続され、他端が前記ゲ ート電極に接続された高低抗膜を有する請求項 1. 2または3のいずれかに記載の導電変調型 MOSFET。

(6)前記ドレイン層領域内で前記第2導電型ベース層が一部表面に露出し、前記ドレイン電循がこの露出した第2導電型ベース層にコンタクトしている請求項1。2または3のいずれかに記載の選金を型型MOSFET。

(7) 表面部に第1専電型の高抵抗腸を有する半 単体ウェハと、

前記高抵抗菌に所定パターンをもって形成され た第2専党型ペース層と、

前記高低抗量に、前記第2導性型ベース層に対 して所定間隔をおいて前記第2導性型ベース層を 取り囲むように形成された第1導電型ベース層と、

前記第2等電型ペース層内に形成された。リング状パターンを持つ第1導電型ソース層と、

前記第1線電型ベース層に前記第2線電型ベース層の二つの長辺部にそれぞれ対向するように分割されて形成された第2線電型ソース層と、

前記第1時世聖ベース層の周辺部から前記高抵抗婦上にまたがるチャネル領域上にゲート絶録機を介してリング状パターンをもって形成された。 前記第2時電型ソース層のない領域上を適る引出し電腦部を有するゲート電腦と、

前記ソース層と前記第1導電型ペース層に同時 にコンタクトして配設されたソース電極と、

的紀ドレイン階にコンタクトして配設された、 前紀第2線電型ソース版のない領域上を通る引出 し球振想を有するドレイン電極と、

を行することを特徴とする導電変調型 MOSFET。 (4) 前記第2導電型ベース層は、複数個に分割されて配置され、それぞれが深く拡散形成された低低抗ベース層と、この低低抗ベース層と外の構成されている請求項1,2または3のいずれかに記載の導電変調型MOSFET。

前記第1 専電型ベース層内に、前記第2 専電型ベース層を取団み、かつ少なくとも一箇所の分離 が城をもって形成された第2 専電型ドレイン層と、

前記第2導電型ベース層の周辺部から前記高抵抗陽上にまたがるチャネル領域上にゲート絶縁襲を介してリング状パターンをもって形成され、前記分離領域上を通る引出し電極部を有するゲート電極と、

前記第1専選型ソース版と前記第2導電型ベース版に同時にコンタクトして配設された、前記分組領域上を通る引出し電極部を有するソース電極と、

前記節2専電型ドレイン層にコンタクトして配 設されたドレイン電板と、

を有することを特徴とする導電変調型 MOSFET。 (8)表面部に第1導電型の高抵抗腦を有する半 準体ウェハと、

前記高抵抗層にストライプ状パターンをもって 形成された第2導電型ペース層と、

前記高抵抗層に、前記第2導電型ペース層に対

して所定間隔をおいて前記第2排 億型ペース 脳を 取り囲むように形成された第1 排 電型ペース層と、

刑記第1 事地型ベース層に形成され、前記第2 等地型ベース層の二つの長辺部にそれぞれ対向するように分割されて配置された第2 事地型ドレイン階と、

前記第2専電型ベース脳内に二つのストライプ 状パターンをもって形成された第1専電型ソース 脳と、

前記第2項電型ペース層の周辺部から前記高低抗層にまたがるチャネル前域上にゲート絶録機を介して形成された、リング状パターンを持つゲート電極と、

前記第1導電型ソース階と前記第2導電型ペース層に同時にコンタクトして配設されたソース電極と、

前記第2専電型ドレイン層にコンタクトして配 数されたドレイン電極と、

を有することを特徴とする専政変料型 MOSFET。 (9)前記第2専電型ベース圏が複数個に分割さ

有するがサイリスタ動作はせず、MOSゲートにより制御されてバイボーラ動作するスイッチング 柔子である。専治変調型MOSFETのなかで、 pnpn構造を半導体ウェハの表面部に横方向に 形成したものが横型導治変調型MOSFETと呼ばれる。

れて配置されている請求項7または8のいずれかに記載の導館変料型MOSFET。

(10) 前記部1導電型ペース層およびその内側の高抵抗局上に絶録験を介して形成された、一端が前記ドレイン地域に接続され、 他輪が前記ゲート地域に接続された高抵抗胰を有する請求項7のまたは8のいずれかに記載の事電型MOSFET。

(11) 前記ドレイン層領域内で前記第1導電型ペース層が一部表面に第出し、前記ドレインを破がしての第出した第1導電型ペース層にコンタクトしている請求項7または8のいずれかに記載の導電変調型MOSFET。

## 3. 発明の詳細な説明

【発明の目的】

(産業上の利用分野)

本発明は、ドレイン、ソースおよびゲート電 塩が半導体ウェハの一方の面に形成された模型の 準常を調型MOSFETに関する。

(従来の技術)

専権変割型MOSFETは、pnpn構造を

1 2 にコンタクトして配設され、ドレイン層16 にドレイン鐵板24が配設されている。

模型導朮変製型MOSFETを大電液用スイッ チングネ子として精成するためには、長いチャネ ル幅が必要である。このため第17國に示すよう に、n型ベース騒14,15およびその中のp・ 型ドレイン届16は、ストライプ状パターンをも って複数個に分割されて配置され、これらを取り 囮むようにp型ベース層12およびn゚ 煮ソース 陥13が形成されている。したがってゲート電極 18は、第17回に破株で示すように、複数のり ング状パターンをもって形成され、これが長手方 向に引出されて共通にゲート電極パッド(G)に 導かれている。名ドレイン脳にコンタクトするド レイン電極24は、ゲート電極18と反対側に引 出されて共通にドレイン電極パッド(D)に導か れている。ソース電攝21は、ドレイン電攝18 と暗み合うように配扱されて、ソース電極パッド (S) に導かれている。この構成例は、3個の導 電変調型MOSFETユニットを並列技能したも

のとみなすことができる。

この専党要調型MOSFETの動作は次の通りである。

ゲート電振18にソース電攝21に対して正の パイアスを印加すると、ゲート改振18下のチャ ネル餅域表面が反転して、ソース層13から n 型ペース脳14に電子が注入される。この電子化 流はn型ペース層15を通って p ・型ドレイン層 16に入り、素子はターンオンする。このときド レイン接合が順バイアスされる結果、p゚型ドレ イン暦16からn型ベース届15を通してn゚型 ベース殴14に正孔が注入される。これにより n- 型ペース脳14には世子と正孔が書積されて 孝斌変調が起こる。この導電変別の効果により、 オン時にはn゚型ベース陥14の抵抗が実質的に 小さいものとなり、極めて小さいオン戊圧が得ら れる。ドレイン層16からn゚型ベース層14に 注入された正孔は、p型ペース版12とn・型ソ - ス層13がソース批極21によって煩格されて いるために、p型ベース層12のソース層13直

型ペース階12を通ってソース電極21に抜ける。 一方ソース帰13はストライブ状のドレイン婦 16を取団んで連続的に形成されているが、ゲー ト電極18の電極パッドまでの引き出し電極部、 およびドレイン電極24の電極パッドまでの引出 し俄極部では、ソース電極21はソース層13お よびp型ペース層12にコンタクトしていない。 すなわち、ストライプ・エッジの部分ではソース 層13とp世ペース層12が短絡されていない。 このために大電流時に、この部分でリ型ペース層 12内の模方向電圧降下によって p型ペース層 12とソース届13間の接合が順パイアスされて、 サイリスタ動作に入ってしまう。このラッチアッ プを生じると、ゲート・ソース間のパイアスを客 にしても米子はターンオフしないから、やはり業 子が放践につながる。

(発明が解決しようとする課題)

以上のように従来の模型導電変調型 MOSFETにおいては、ストライプ状パターンのドレイン領域のエッジ部での電流集中やラッチ 下を通ってソース税極21に抜ける。したがってサイリスタ動作は阻止される。ゲート地極18をソース危極21に対して負または等にパイアスすると、チャネル領域の反転層が消失して、光子はターンオフする。

この従来の専札委脳型MOSFETには、次のような問題がある。

第1に、ストライブ状パターンを持つだい。ストライブ状パターとを持つでなった。なが生じない。なり、おって、はずストライブ状パターにはなった。特し、インを対した。ないので、ないのでは、大きのでは、は、いきのでは、は、いきのでは、

第 2 は、ドレイン腫のエッジ部でラッチアップ が生じやすいことである。ドレイン層 1 6 からの 正孔電流は、前述のようにソース層 1 3 の下のp

アップによって来子破場が生じやすいという問題 があった。

本発明はこの様な問題を解決して、信頼性向上を図った模型導電変調型MOSFETを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、ストライブ状パターンを持つドレイン層を取り囲んでソース脳が形成される模型導
電変制型MOSFETにおいて、ストライプ・エッジ部でのドレイン脳とソース脳間の距離を、他の領域でのそれに比べて大にしたことを特徴とする。

本発明はまた、ドレイン脳を取り囲んでソース 脳が形成される誘型導地変料型MOSFETにお いて、ゲート電極およびドレイン電極の引き出し 電極部の下にはソース脳が形成されないように、 ソース脳を分割して配置したことを特徴とする。

これらの専電変製型MOSFETは、ドレイン 強と同じ導電型の半導体ウェハを用いた場合であ るが、用いる半導体ウェハの専出型を逆にした場合には、ソース層が最状に形成され、ドレイン層がこれを取り狙む形になる。この構造においても本発明は有効である。この場合上述のソースとドレインを逆にして考えればよい。

またこれらの専出変製型MOSFETは、後に説明するように一つの基板に構成されるが、これらの専心変製型MOSFETを含めて集積化する場合には、誘電体分離を行う必要がある。そのためには、例えば酸化酸が形成されたもう一枚の基板を貼り合わせて構成される誘電体分離ウェハを用いればよい。

### (作用)

本範切によれば、ソース・ドレイン問題を均一ではなく、ストライブ・エッジ部でその問題を大きくすることによってこのエッジ部での電流集中を抑制することができる。またソース電極をコンタクトさせることができないゲート電極やドレイン電極の引き出し電極間の下にはソース層を扱けないようにすることによって、これらの部

はp・型シリコン基板とp・型シリコン基板を直 接接着技術により一体化して形成してもよい。 p・型脳11。はn~或いはn・型脳であっても よい。n型ベースM14,15の表面にはp^型 ドレイン猫16か形成されている。 これらのn型 ベース図14,15およびドレイン層16の領域 を収囲んで、p型ベース陥12が拡散形成され、 この中にn゚型ソース脳13が拡散形成されてい る。 p型ペース層12内には、抗方向抵抗を下げ るため、深いp型脳19が拡散形成され、また发 面部にコンタクト抵抗を下げるためp・型層20 が拡散形成されている。 n \* 型ソース帰13の内 側のp型ペース樹12、さらにその内側のp 型 シリコン・ウェハ11の領域上にゲート酸化膜 17を介して多結品シリコン・ゲート電極18が 形成されている。ソース盛13,ドレイン幅16 には夫々、ソース批極21。ドレイン地極24が 形成されている。ソース階框21は、ソース層 13とその外側のp・型階20に同時にコンタ クトするように配設されている。またゲート省 分で生じるラッチアップを防止することができる。以上により、信頼性の高い模型導電変調型 MOSFETが得られる。

#### (実施例)

以下、本見切の実施例を説明する。

第1 図は第1の実施費の機型事金を2 図は、 MOSFETの電極レイアウトを12 図がは、 ターンとはなをソース。ドレインのははは、 タールではなる。第3 図(a) (b) おおは(c) とないないない。 タールではないない。 のかはないないないないないない。 のかはは、、ののはないないない。 のかはは、、ののはないない。 のかはないない。 のかはないない。 のかはないない。 のかはないない。 のかはないない。 のかはないない。 のかはないない。 のかはないない。 のかなない。 のがはない。 のがない。 

版 1 8 とドレイン 電板 4 2 の間の素子分離酸化膜 2 2 上には、フィールド・プレートとしての高抵抗膜 2 3 が宏設されている。高抵抗膜 2 3 は例えば、半絶縁性の多糖品シリコン膜である。

この導電変調型MOSFETの製造工程を関単 に登明すれば、まず、シリコン・ウェハ11に深 い p 型 層 1 9 を拡 散形成した後、その内側に n 型 脳15、さらにその外側に連載するn <sup>-</sup> 製脳14 を拡散形成する。次に浮いフィールド酸化膜22 をウェハ金面に形成する。そして酸化膜22を選 択エッチングして、露出したウェハ表面に熱酸化 によってゲート酸化膜17を形成する。次に多結 品シリコン酸を堆積し、この上にゲート電極のソ - ス側エッジを決めるフォトレジスト・パターン を形成して多結晶シリコン膜を選択エッチングす る。そして同じ関ロからポロンをイオン注入して p型ベース層12を拡散形成する。その後ゲート 世髷のドレイン側エッジを決めるフォトレジスト ・パターンを形成してドレイン領域側の余分な多 枯晶シリコン膜を選択エッチングして、ゲート電

MI 8 をパターニングする。そしてドレイン形成 領域上からゲート地區18の一部に跨がる領域の 酸化膜をゲート 稚槿 18 が露出するように選択的 にエッチングし、露出したゲート電極18上から その内側のп 型屋14節域さらにその内側のп 豊脳15領域の一部まで覆うように、高抵抗胰 23をパターン形成する。その後ゲート電極18 をマスクの一部として用いて n \* 型ソース層 1 3 を形成する。次いで、高低抗胰23をマスクの一 郎として用い、残りのマスクをフォトレジストで 形成して、n型ペース層内にp・型ドレイン層 16を、またロ型ペース層内にコンタクト抵抗を 下げるためのり、型脳20を拡散形成する。そし て全面に絶線膜25を堆積し、コンタクト孔を閉 けてドレイン電極24およびソース電極21を形 成する。

この実施例では、n型ベース暦14,15、およびこの中に形成されるドレイン暦16はストライプ状パターンをなして3個に分割配置され、これらの周囲にソース暦13が形成されている。ゲ

の不純物ドーピングに数しては、 その直線部は高 抵抗機23をマスクとし、エッジ部では高抵抗機 23より内側を覆うようにフォトレジスト・マス クを形成する。これによって、 第3図(b), (c) の断面図にも示したように、ストライプ・エッジ ではドレイン図16がn型ペース図15のエッジ より大きく後退した状態が得られる。

したがってこの実施例の事電変製型MOSFETでは、n型ペース版15の協方向抵抗の分布を見ると、ストライプ・エッジでは直線部に比べて大きくなっている。この結果、ストライプ・エッジでは直線部に比べてッジが長いにもかかわらず、n型ペース暦15内の正孔は次の分布はほぼ均一になる。したがって従来のようなストライプ・エッジ部での電流集中が生じにく、信頼性の高い導電変調型MOSFETが得られる。

第4図および第5図は、第2の実施例の模型導電変調型MOSFETの要節構造を、第1の実施例の第2図および第3図にそれぞれ対応させて示

h > a

に設定されている。この構造は先の製造プロセス 説明では詳細に述べなかったが、次のようにして 得られる。すなわち高抵抗膜23は、ゲート地極 18のパターンと和似のリング状パターンをもっ て、ゲート電極18に一部重なり、それより内側 まで覆うように形成する。そしてドレイン解16

この実施制によれば、ゲート引出し世極部 18 m およびドレイン引出し電極部24 a がある ためのソース間極21をコンタクトさせることが できない領域にはソース層が形成されていないた め、これらの部分でラッチアップが生じる事態が 助止される。したがってこの実施例によっても、 信頼性の高い構型等電変制型MOSFETが得られる。

第6図および第7図は、第3の実施例の構塑形 電変製型MOSFETの要部構造を示す。この実 施例では、第1。第2の実施例の構造と比較して 明らかなように、第1の実施例と第2の実施例を 組み合わせた構造を採用している。

したがってこの実施例によっても、信頼性の高い群治変製製MOSFETが得られる。

第8図は、第4の実施例の構塑が電変調型MOSFETの要準構造である。これは第3の実施例をさらに改良した実施例である。第6個と比較して明らかなようにこの実施例では、二つに分割されるソース経13,、13,が、ドレイン版16の直線部にほぼ対応するようなストライブ状パターンをもって形成されている。

この実施例によれば、第3の実施例に比べてソース面積がわずかに小さくなるが、ストライプ・エッジ部での電流集中やラッチアップに起因する 出于破壊はより強災に防止することができる。

騒12を取り囲んでn型ベース層15が形成され、 その中にp、型ドレイン脳16が形成されている。 ゲート唯極18はリング状にパターン形成されて いるが、これまでの実施例と異なり、その引き出 し組織部18aは、ソース組掘21およびドレイ ン比極24と同じ企踊額により形成されている。 これは、高電位の印刷されるドレインが素子の中 心部にあるこれまでの実施例と異なり、ゲートの 引き出し電磁部をゲート電攝と同時に薄い酸化験 上に多粘品シリコン膜により形成した場合には、 ドレインの高出位により簡単に絶疑破壊を生じて しまうからである。このため、郊9盥、郊10㎏ に示すようにソース電極21内に一部くりぬきを 設けた状態で、厚い艳緑膜25上にゲート引出し 趙極那18aを形成している。そしてこの引出し 批版 2018 a は、 妻子 領域から所 定 距離 はなれて 形成された多結晶シリコン配線 1 8 日に接続され てポンディングパッド飯はまで導かれるようにな

そしてこの灾旋例においては、ストライプ状パ

ここまでの災機例は、すべて p ・ 担シリコン・ウェハを用いた。以下に、 n ・ 担シリコン・ウェハを用いた実施例を説明する。この場合、レイアウト上、ソースとドレインの関係はこれまでとは逆になる。

第9回は、第5の実施例の構型導流型型の出版の SFETの地域をサース。ドレインの地域をリース。 ドレインの地域を 第9回の表に 第11回(a) (b) おお B' はパターンと 我に 第12回 A - A ' 。 B - B ' は C - C ' 断面構造 A - A ' 。 B - B ' は C - C ' 断面構造 B - A - A ' 。 B - B ' は C - C ' 断面構造 B - A - A に は C - C を 皮 筋 B - B と 対応 に 正 の A - A に に が な の A - A を は C - C を の A を が B - B と 対応に 示抗 n - 型 圏 1 2 が a - B と a - B と が a - B と が a - B と が a - B と が a - B と が a - B と が a - B と a

ターンで形成されたり型ベース層15のストライプ・エッジ部にはドレイン層が対向しないように、すなわち第10図に示したようにり型ベース層12の長辺部にのみ対向するように二つに分割されたストライプ状ドレイン層16」、16、を形成している。

この実施例によっても、ストライプ・エッジ部での電流集中やラッチアップが確実に防止される。

第12図および第13図は、第5の実施例を さらに改良した第6の実施例の模型導電変調型 MOSFETの要部構造を、それぞれ第10図お よび第11図に対応させて示している。この実施 例では、先の第5の実施例に対して更に、p型ベ ース届12内に形成されるソース届13を、スト ライブ・エッジには設けないように二つのソース 層13. , 13。として分割して配置している。

この実施例によれば、一層信頼性向上が図られ

以上の実施例では、導電変調型MOSFETユニットがストライプ状をなす場合を導ら説明した

が、MOSFETユニットが他のパターン形状であっても本発明は有効である。

例えば第14図および第15図は、専電変調型MOSFETユニットを正方形パターンとした第7の実施例の電極レイアウトとその一つのユニットについてのソース。ドレイン溢のレイアウトを、それぞれ第1図および第4図に対応させて示したものである。

また以上の実施例では、ドレインまたはソースが3個に分割された場合を説明したが、分割個数は2個でもよいし、4個以上でもよい。更に、地流容量が比較的小さくてよい場合には、複数例のユニットに分割しなくてもよく、その様な場合でも本発明は有効である。

型にまた、上記各文版例に対して第16図(a) ~(c) のような業子構造を導入した場合にも、本発明は有効である。第16図(a) は、ドレイン脳16の一郎表面にn型ベース脳15を露出させ、これをn・型脳41によってドレイン地區24に接続して、所謂アノード・ショート構造としたも

第4図は第2の実施例の要部構造を第2図に対応させて示す図、

第5図(a) (b) および(c) はそれぞれ第4図のA-A′, B-B′およびC-C′斯巡図、

第6図は第3の実施例の要部構造を第2図に対 応させて示す図、

**第7図(a) (b) および(c) はそれぞれ第6図の** Λ-Α′, Β-Β′およびС-С′断面図、

第8回は第4の実施例の要部構造を第2回に対応させて示す図、

第9回は第5の実施例の電極レイアウトを第1 図に対応させて示す図、

第 1 0 図はその一部を拡大してソース、ドレイン B と 共に 電極レイアウトを示す 図、

第 1 1 図 (a) (b) および (c) はそれぞれ第 1 0 図の A — A′、 B — B′および C — C′断面図、

第12図は第6の実施例の要部構造を第10図 に対応させて示す図、

郊 1 3 凶 (a) (b) および (c) はそれぞれ郊 1 2 図の A — A′。 B — B′および C — C′ 断面図、 のである。第16図(a) では、n・型脳41をドレイン脳16より改く形成しているが、第16図(b) はn・型脳41をドレイン脳16より深く形成した場合である。第16図(c) は、ソース側のみならずドレイン側にもゲート絶程族42を介してゲート電極43を設けたダブルゲート構造としたものである。

[発明の効果]

以上に説明したように本発明によれば、ソース。ドレイン拡致層のレイアウトを改良することによって、電流集中やラッチアップを抑制して信頼性向上を図った積型専電変調型MOSFETを提供することができる。

## 4. 図面の簡単な説明

第1図は本発明の第1の実施例の専地変料型 MOSFETの電腦レイアウトを示す図、

第2図はその一郎を拡大してソース。ドレイン 脳と共に電極レイアウトを示す図、

第3凶(a) (b) および(c) はそれぞれ第2凶の A—A', B—B'およびC—C'斯面図、

第14回は第7の実施例の構型導電変調型 MOSFETの電極レイアウトを示す図、

第15回はその一部を拡大してソース。ドレイン届と非に電極レイアウトを示す図、


第16図(a)~(c) は更に他の実施例の業子構造を示す図、


第17図は従来の構型専型変製型MOSFETの電極レイアウトを示す図、


第 1 8 図(a) (b) および(c) はそれぞれ算 1 7 図のA-A', B-B'およびC-C'断面図である。


11…高抵抗p・担シリコン・ウェハ、12… p型ベース層、13…n・型ソース層、14… 高抵抗n・型ベース層、15…低抵抗n型ベース層、16…p・型ドレイン層、17… ゲート絶縁膜、18…ゲート電極、18 a… ゲート引出し電極部、19…p型層、20… p・型層、21…ソース電極、22…絶縁膜、 23…高抵抗機、24…ドレイン電極、24 a… ドレイン引出し電極部、25…絶縁機、31… 高抵抗nで型シリコン・ウェハ。


出版人代限人 弁理士 鈴江武彦



















## 特開平3-211771 (12)


















第14図



第 15 図

